DDR5內(nèi)存標(biāo)準(zhǔn)正式發(fā)布：4800MHz頻率、功耗降低

　　今日（7月15日），JEDEC固態(tài)存儲協(xié)會正式發(fā)布了DDR5 SDRAM標(biāo)準(zhǔn)（JESD79-5），為全球計(jì)算機(jī)拉開新時代序幕。

　　簡言之，DDR5內(nèi)存芯片Bank數(shù)量翻番到32，每Bank的自刷新速度翻番到16Gbps。VDD電壓從DDR4的1.2V降至1.1V，也就是減少功耗。此外，芯級ECC、更好的設(shè)計(jì)伸縮性、更高的電壓耐受度等都保證了性能、產(chǎn)能、工藝水準(zhǔn)等。

　　按照J(rèn)EDEC的說法，DDR5內(nèi)存的引腳帶寬（頻率）是DDR4的兩倍，首發(fā)將以4.8Gbps(4800MHz)起跳，比末代DDR4的標(biāo)準(zhǔn)頻率3200MHz增加了50%之多，總傳輸帶寬提升了38%，未來將最高摸到8400MHz左右。

　　DDR5內(nèi)存發(fā)布后，AMD、Intel、三星、美光、SK海力士等廠商紛紛出面站臺，SK海力士更是再次強(qiáng)調(diào)，其DDR5內(nèi)存定于今年內(nèi)量產(chǎn)。

　　不過，Intel、AMD尚未有成熟的平臺支持DDR5內(nèi)存，估計(jì)企業(yè)級先行，比如下半年基于Zen 3的AMD熱那亞（EPYC 3）等，Intel這邊據(jù)說是明年底Eagle Stream平臺（LGA4677）的首發(fā)產(chǎn)品，Sapphire Rapids架構(gòu)處理器首發(fā)支持DDR5內(nèi)存。